NUMMER: | 212025 |
KÜRZEL: | HaReEng |
MODULBEAUFTRAGTE:R: | M.Sc. Steffen Becker |
DOZENT:IN: | |
FAKULTÄT: | Fakultät für Informatik |
SPRACHE: | Englisch |
SWS: | 4 SWS |
CREDITS: | 5 CP |
ANGEBOTEN IM: | jedes Wintersemester |
LINK ZUM MOODLE-KURS
Hier entlang.
VERANSTALTUNGSART
Vorlesung, Übung, Moodle, rechnerbasierte Präsentation
PRÜFUNGEN
FORM: | schriftlich |
TERMIN: | Siehe Prüfungsamt. |
LERNFORM
Vorlesung mit integrierten Übungen
LERNZIELE
Die Studierenden sind mit den grundlegenden Aspekten des Entwurfs komplexer logischer Schaltkreise vertraut. Dazu gehören unter anderem das Verständnis von ASIC- und FPGA-Architekturen und der entsprechenden Workflows, sowie die Anwendung der dazugehörigen Tools unter der praktischen Verwendung von Hardwarebeschreibungssprachen (HDLs). Weiterhin haben die Studierenden ein tiefgehendes theoretisches Verständnis der verschiedenen Schritte des Hardware Reverse Engineering Prozesses und sind sich der Implikationen bewusst. Des Weiteren erlangen die Studierenden im Rahmen mehrerer praktischer Projekte ein tiefgehendes Verständnis verschiedener Gate-level Netlist Reverse Engineering Methoden und werden ideal auf Abschlussarbeiten in diesem Bereich vorbereitet.
INHALT
Das sogenannte Reverse Engineering von Geräten spielt sowohl für legitime Nutzer als auch für Hacker eine wichtige Rolle. Auf der einen Seite kann Reverse Engineering Unternehmen und Regierungen dabei unterstützen, Verletzungen am geistigen Eigentum oder gezielte Manipulationen aufzuspüren. Auf der anderen Seite setzen Hacker Reverse Engineering ein, um kostengünstig das geistige Eigentum anderer zu stehlen und zu kopieren, oder auch um durch den Einbau von Hintertüren Programme und Hardware-Schaltungen zu manipulieren.Um die ersten Schritte im Hardware Reverse Engineering erfolgreich zu gehen, ist es zunächst einmal wichtig, dass die grundlegenden Konzepte des (Forward) Engineerings integrierter Schaltkreise erlernt werden. Der Inhalt dieser Vorlesung gliedert sich daher im Wesentlichen in die folgenden beiden Teile:
Der Inhalt dieser Vorlesung gliedert sich im Wesentlichen in zwei Teile:
Teil I: Grundprinzipien des VLSI Entwurfs (VLSI steht für Very-large-scale integration)
- Einführung in logische (kombinatorische) Schaltkreise
- Sequentielle Schaltkreise
- Hardware Description Languages (HDLs)
- Einführung in ASIC- und FPGA-Architekturen
- ASIC- und FPGA-Workflows
Teil II: Hardware Reverse Engineering
- PCB Analyse, Delayering, und Bildverarbeitung
- FPGA Bitstream Reverse Engineering
- Reverse Engineering von Gate-Level-Netzlisten
VORAUSSETZUNGEN CREDITS
Bestandene Modulabschlussprüfung und erfolgreiche Teilnahme an den praktischen Übungen am Rechner
EMPFOHLENE VORKENNTNISSE
Inhalte der Vorlesungen Technische Informatik 1 - Rechnerarchitektur und Technische Informatik 2 - Digitaltechnik.
SONSTIGE INFORMATIONEN
Die Modulprüfung ist in eine schriftliche Klausur (max. 60%) und mehrere vorlesungsbegleitende Projekte (max. 40%) aufgeteilt. Zusätzlich können bis zu 5% Bonus erworben und insgesamt maximal 100% erreicht werden.Zur Bearbeitung der Projekte wird ein PC mit ca. 15GB verfügbarem Festplattenspeicher benötigt. Setzen Sie sich bitte mit den Dozenten in Verbindung, falls Sie keinen PC zur Verfügung haben.