Projekte

HÄRTUNG DER WERTSCHÖPFUNGSKETTE DURCH QUELLOFFENE, VERTRAUENSWÜRDIGE EDA-TOOLS UND PROZESSOREN (VE-HEP) (2021-2024)

Ziel des Projekts „Härtung der Wertschöpfungskette durch quelloffene, vertrauenswürdige EDA-Tools und Prozessoren (VE-HEP)“ ist es, erstmals wesentliche Teile der gesamten Wertschöpfungskette im Bereich der Entwicklung und Fertigung von sicherheitsrelevanten Chips (Hardware Security Module) in Open Source zu realisieren. Dies bezieht sich sowohl auf die Entwicklung der Hardware als auch auf die Implementierung von Härtungsmechanismen, also dem Schutz vor Angriffen. Weiterhin werden Schwachstellen der Hardware-Wertschöpfungskette analysiert und offengelegt. Konkret soll ein gegen physikalische Angriffe geschützter RISC-V-Prozessor entwickelt werden. Als Anwendungsfall zur Evaluation der entwickelten Lösung wird die durch Hardware beschleunigte Ausführung von kryptographischen Operationen betrachtet. Erstmals sollen in einer quelloffenen Software für den Entwurf von Mikroelektronik – einem sogenannten Electronic Design Automation (EDA)-Tool − Härtungsmaßnahmen gegen Seitenkanalangriffe automatisiert werden. Die Forschenden werden offene Lösungen und Ansätze wählen, um die Verifizierbarkeit der entwickelten Hardware zu ermöglichen. Hierdurch wird eine vollständig transparente Zertifizierbarkeit erreicht. Am Ende des Projektes steht ein Demonstrator, der die Ergebnisse im Kontext der industriellen Praxis aufzeigt.

Weitere Informationen: Projekt-Homepage.

MINDFUL: ML BASIERTE ANGRIFFSERKENNUNG FÜR IT-SICHERHEIT IN DER INDUSTRIE 4.0 (2020-2023)

Moderne Lösungen zur Cybersicherheit beschäftigen sich überwiegend mit digitalen Aspekten wie etwa kryptographischen Algorithmen, Netzwerkprotokollen und Softwaresicherheit. In der Praxis bieten die physikalischen Übertragungskanäle aber ebenso zahlreiche Schwachstellen, die es Angreifern erlauben einem komplexen, industriellen System zu schaden. Insbesondere können gängige Angriffserkennungssystem (Intrusion Detection System, IDS) nicht alle Aspekte eines Systems absichern, da die Informationsfülle der physikalischen Übertragungskanäle nicht in die Erkennungsroutine einfließt. Durch die zunehmende Vernetzung und dynamische Rekonfiguration von Produktionsanlagen innerhalb von Industrie 4.0-Anwendungen wird eine Angriffserkennung für industrielle Anlagen immer komplexer und wichtiger.

Ziel des Vorhabens ist es, ein präzises Intrusion Detection System zu entwickeln, das trotz der dynamisch veränderlichen Konfigurationen der Industrie 4.0 eine hohe Angriffserkennungsrate und wenige Fehlalarme liefert. Dazu wird im Wesentlichen an zwei Komponenten geforscht: Erstens sollen physikalische Daten erhoben werden, welche aus Gründen der praktischen Verarbeitung komprimiert werden. Gleichzeitig soll ein unternehmensinternes IDS durch Verfahren des maschinellen Lernens (KI-Verfahren) verschiedene Sensordaten zusammenführen und auf dieser Basis Angriffe erkennen. Zweitens werden die erhobenen Daten bereinigt, so werden beispielsweise Schwärzungsverfahren zur datenschutzkonformen Aufbereitung entwickelt. Die bereinigten Daten werden an eine gemeinsame unternehmensübergreifende, kooperative Aggregationsplattform weitergeleitet. So können Informationen über Angriffe in mehreren Unternehmen genutzt werden, was das Training des firmeninternen IDS verbessert.

Weitere Informationen: Projekt-Homepage.

REKONFIGURIERBARE PLATTFORM MIT SCHUTZMECHANISMEN GEGEN ANGREIFER MIT PHYSISCHEM ZUGANG (SAUBER) (2020-2023)

Mit zunehmender Digitalisierung, durch die viele Aspekte des Alltags alleinig mittels Informationstechnologie abgewickelt werden, haben Sicherheitsbedenken einen größeren Stellenwert als je zuvor. Während sich die Sicherheit von Software stetig erhöht, werden Hardwareangriffe immer leichter zu realisieren, somit wird Hardware zur Achilles Ferse der Systemsicherheit. In modernen, komplexen System-on-a-Chips (SoCs) spielt rekonfigurierbare Hardware, in der Form von Field Programmable Gate Arrays (FPGAs), eine wichtige Rolle, da sie eine verkürzte Produktentwicklungszeit, mehr Flexibilitätund nachträgliche Updates ermöglicht. FPGAs sind vielversprechende Bausteine für viele sichere Plattformen, da sie Sicherheitsupdates der Hardwarekonfiguration und Systemeigenschaften zulassen, wie sie sonst nur in Software möglich ist. Trotz der erfolgsversprechenden Eigenschaften von FPGAs für sicherheitskritische Anwendungen, gibt es viele Sicherheitsaspekte, die bei der Verwendung eines FPGAs beachtet werden müssen, da kommerziell verfügbare FPGAs nicht für sicherheitskritische Anwendungen konzipiert wurden. Zu den Herausforderungen bekannte Gegenmaßnahmen gegen Angreifer mit physischem Zugang auf FPGAs anzuwenden gehören die große Fläche, der geringe Durchsatz, die hohe Leistungsaufnahme, der hohe Energieverbrauch und die hohe Latenz des resultierenden Designs. Die Implementierung und die Anpassung solcher Gegenmaßnahmen auf den FPGA geschieht ad-hoc, d.h. für jeden einzelnen kryptographischen Algorithmus und für jede Architektur müssen die Gegenmaßnahmen angepasst werden.Das Hauptziel dieses Projektes ist der Entwurf einer sicheren, rekonfigurierbaren Plattform (SAUBER), welche verschiedenen Bedrohungen durch Angriffe mit physischem Zugang widerstehen kann. Sie soll dem SoC alsTrustcenter dienen, um kryptographische Algorithmen und sicherheitskritische Funktionen zu implementieren. Die neue Plattform würde einen starken Schutz gegenüber Seitenkanalangriffen, Fehlerinjektionsangriffen, temperaturbasierten Angriffen und Störangriffen auf die Stromversorgung bieten und gleichzeitig veränderbare Sicherheitsprimitive, z.B. PRNG ermöglichen, welche notwendig sind um algorithmische Gegenmaßnahme gegen Seitenkanalmessungen umzusetzen. Wir werden untersuchen wie aktuelle ASIC-basierte Gegenmaßnahmen, die den Signal-to-Noise-Ratio verringern, angepasst oder neu entwickelt werden können, sodass ihre Umsetzung in rekonfigurierbarer Hardware zu einem starken Schutz gegen Angriffe mit physischem Zugang führt. Wir werden eine sichere, rekonfigurierbare Plattform entwerfen und eine Toolchain für die sichere Anpassung auf Grundlage existierender Open Source FPGA Mapping Werkzeugen entwickeln, um die Anwendung des Nutzers vollautomatisch an die Zielplattform anzupassen und dabei Sicherheitsfunktionen in einer systematischen und automatischen Art und Weise einzubetten.

Weitere Informationen: Projekt-Homepage.

EPICC: EVALUATION AND IMPLEMENTATION OF PRIVACY-PRESERVING CRYPTOGRAPHY FOR THE CLOUD

In den letzten Jahren haben Cloud-basierte Dienste zunehmend Interesse geweckt. Da private und potenziell sensible Daten in entfernten Computern gespeichert oder verarbeitet werden, besteht eine steigende Nachfrage nach Lösungen zur Wahrung der Privatsphäre. Im Zusammenhang mit der Verarbeitung privater Daten wurden bereits fortgeschrittene kryptographische Verfahren wie Homomorphic Encryption, Secure Multiparty Encryption und Functional Encryption vorgeschlagen. In der Praxis sind jedoch viele Implementierungen immer noch ineffizient. Dieses Projekt in Zusammenarbeit mit dem Technology Innovation Institute will einen Beitrag zu diesem Thema leisten, indem es vielversprechende kryptographische Konstruktionen für Cloud-Dienste analysiert, implementiert und evaluiert.

RAINCOAT: RANDOMIZATION IN SECURE NANO-SCALE MICROARCHITECTURES (2020 – 2023)

Hersteller von modernen Speicher- und Prozessorchips setzen zunehmen auf parallelisierte, hochoptimierte Mikroarchitekturen, um den Leistungszuwachs der Chips bei gleichzeitig voranschreitender Miniaturisierung aufrecht erhalten zu können. Die Sicherheitskritischen Folgen dieser Optimierungen wurden mit neuen Angriffsvektoren – sogenannten Mikroarchitekturangriffen – wie Rowhammer, Spectre und Meltdown deutlich. Mit der Einführung neuer Nano-Technologie wird sich dieser Trend der Miniaturisierung von Hardwarebausteinen fortsetzen. Ziel des Projektes ist es, die sicherheitsrelevanten Implikationen von neuen Technologiebausteinen, wie z.B. NRAM, zu untersuchen und Gegenmaßnahmen für mögliche Angriffsvektoren zu entwickeln. Gleichzeitig sollen bestehende Sicherheitslücken, ausgelöst z.B. durch Sprungvorhersagen, geschlossen werden. Solche Maßnahmen dürfen den Performance Vorteil der neuen Technologien nicht aufheben. Daher liegt der besondere Fokus auf Gegenmaßnahmen, die auf Randomisierung basieren. Diese Methoden haben sich schon im Bereich von Laufzeitangriffen (z.B. Buffer Overflows) als besonders geeignet herausgestellt.

Weitere Informationen: Raincoat.

QUANTUMRISC – KRYPTOGRAFIE DER NÄCHSTEN GENERATION FÜR EINGEBETTETE SYSTEME (2019-2022)

In der Zukunft potenziell verfügbare leistungsfähige Quantencomputer gefährden die Sicherheit von heutzutage eingesetzten kryptographischen Verfahren. Seit einigen Jahren werden alternative Algorithmen entwickelt, welche auch gegen Angriffe von Quantencomputern sicher sind. Praktische Einschränkungen bestehen hier im häufig höheren Ressourcenbedarf (z.B. Programmspeicher oder Laufzeit) der Verfahren. In die­sem Pro­jekt wird erforscht wie ein­ge­bet­te­te Sys­te­me, welche oft nur sehr begrenzte Ressourcen zur Verfügung haben, mit­tels diesen neuartigen, sogenannten Post-Quantum-Verfahren abgesichert werden können. Der Lehr­stuhl für Se­cu­ri­ty En­gi­nee­ring ist in dem Pro­jekt ver­ant­wort­lich für die Ent­wick­lung si­che­rer Hard­ware­kom­po­nen­ten und die Sei­ten­ka­nal­ana­ly­se die­ser Kom­po­nen­ten.

Weitere Informationen unter: QuantumRISC.

CASA – CYBER-SICHERHEIT IM ZEITALTER GROSSSKALIGER ANGREIFER (2019-2026

Das Exzellenzcluster „Cyber Security in the Age of Large-Scale Adversaries“ (CASA) verfolgt das Ziel, nachhaltige Sicherheit gegen großskaliger, insbesondere nationalstaatlicher Angreifer, zu ermöglichen. Dabei wird bewusst ein interdisziplinärer Ansatz gewählt, bei dem Forscher aus den Bereichen Kryptografie, Hardware- und Software-Sicherheit sowie Nutzerfreundlichkeit zusammenarbeiten. Gefördert wird das Projekt im Rahmen der Exzellenzstrategie vom Bund und dem Land Nordrhein-Westfalen mit insgesamt 35 Millionen Euro.

Konkret erforscht der Lehrstuhl, die Weiterentwicklung von sicheren Implementierungen in Hardware. Ziel ist es dabei, sowohl die sichere Ausführung von Software, als auch die Widerstandsfähigkeit gegen Implementierungsangriffe zu gewährleisten. Dafür werden beweisbar sichere Tools entwickelt, um Hardwaredesigner bei ihrer Arbeit zu unterstützen.

Weitere Informationen unter: CASA Webseite.

SYMMETRISCHE CHIFFREN MIT INHÄRENTER PHYSIKALISCHER SICHERHEIT (SUCCESS) (2019-2022)

Unser Ziel ist es Gegenmaßnahmen gegen eine Vielzahl von physikalischen Angriffen während des Designs von symmetrischen Verfahren zu untersuchen, so dass diese die Performanz-Ziele nicht zunichtemachen. Ins Besondere werden wir hierbei den Schutz vor Seiten-Kanal Angriffen und Fehler-Injektions Angriffe in Betracht ziehen. Wir werden neue Gegenmaßnahme entwerfen, mit dem Ziel, dass eine Integration dieser Gegenmaßnahmen in eine Implementierung einfach und effizient ist. Effizienz bedeutet für uns hier insbesondere kleine Chip-Fläche, kleine Latenzzeit, geringer Energieverbrauch und eine kleine Menge an benötigten Zufall. Unser Ansatz wird das üblich Problem lösen, das eine effiziente Chiffre durch das Einfügen von Gegenmaßnahmen zu ineffizienten Implementierungen führt.

Weitere Informationen: Projekt-Homepage.

ALT, ABER FIT! LANGZEITSICHERHEIT FÜR EINGEBETTETE SYSTEME (2019-2021)

Mit der aggressiven Skalierung der Prozesstechnik werden in den CMOS-Nanotechnologien zeitabhängige Zuverlässigkeitsabfälle, die sogenannte Alterung, immer gravierender. Die Alterung verändert die Spezifikationen von Transistoren im Laufe der Zeit und damit auch das Timing und die Leistungsaufnahme der zugrunde liegenden Bauelemente. Bei kryptographischen Geräten ist die Alterung nicht nur aus Sicht der Zuverlässigkeit entscheidend, sondern muss auch aus Sicherheitssicht gründlich überdacht werden, da alterungsbedingte Verschlechterungen den Gegnern beim Durchsickern sensibler Informationen durch Seitenkanalanalyse und Fehlerinjektionsangriffe oder durch Einfügen von Trojanern zugute kommen können. Obwohl die alterungsbedingte Zuverlässigkeitsbeeinträchtigung in den letzten Jahren ausführlich behandelt wurde, sind die Auswirkungen der Alterung auf die Sicherheit von kryptographischen Geräten noch weitgehend unerforscht. Kryptographische Geräte haben eine breite Palette von Anwendungen, die sich mit vertraulichen Daten befassen. Aufgrund der Sensibilität solcher Anwendungen besteht die Notwendigkeit, sich mit der Sicherheit dieser Geräte in Bezug auf die Alterung auseinanderzusetzen. Um dieses Problem zu entschärfen, gliedert sich dieser Vorschlag in folgende Themen (i) Nutzung der Sicherheit kryptographischer Geräte durch die Entwicklung alterungsbewusster Gegenmaßnahmen, die aktive und passive physische Angriffe umgehen, (ii) Überprüfung von Trojaner-Erkennungssystemen in kryptographischen Geräten im Hinblick auf Alterungseffekte, (iii) neue Entwicklungen im Hinblick auf alterungsbewusste PUF-Konstruktionen.Der Einsatz der modernsten Alterungsminderungsmaßnahmen kann die Zuverlässigkeit der Geräte verbessern, indem die Lebensdauer verlängert und die Beobachtung von alterungsbedingten Fehlfunktionen hinausgeschoben wird. Diese Maßnahmen können jedoch die Sicherheitsbedenken kryptographischer Geräte nicht vollständig berücksichtigen, da selbst kleine alterungsbedingte Ungleichgewichte die Gegenmaßnahmen zum Schutz vor physischen Angriffen beeinträchtigen können. Folglich kann ein Gegner die Alterung böswillig beschleunigen, um die Schutzsysteme zu durchkreuzen. Andererseits kann die Alterung dazu dienen, bestimmte physische Angriffe zu verhärten oder bestimmte Mechanismen zur Aktivierung von Trojanern zu schwächen. Als Beispiel können wir uns auf das Profiling von SCA-Angriffen beziehen, bei dem die Seitenkanal-Signaturen verschiedener Geräte verglichen werden. Dieses Projekt wird die Unzulänglichkeiten bestehender Schemata durch die Entwicklung alterungsbewusster Lösungen angehen. Die Ergebnisse dieser Forschung werden an FPGA-Fabrics und ASIC-Prototypen evaluiert.

Weitere Informationen: Projekt-Homepage.

SICHERHEIT FÜR DAS INTERNET DER DINGE MIT GERINGER ENERGIE- UND LEISTUNGSAUFNAHME (GREENSEC) (2018-2021)

Viele digitale eingebettete Systeme sind mit Sicherheits- und Datenschutzkonzepten verwoben wie beispielsweise elektronische Bezahlsysteme, Smart Home, elektronische Mautsysteme, und Smartphones. Eine Mehrheit dieser täglich verwendeten, tragbaren Geräte können in zwei Gruppen eingeteilt werden: i) batteriebetriebene und ii) kontaktlos passiv-betriebene Geräte. Während die Lebenszeit der Batterie offenkundig eines der größten Probleme der ersten Gruppe ist, ist räumliche Nähe zum Kommunikationspartner unerlässlich für die zweite Gruppe. Deshalb sind Konstruktionen mit niedrigem Energieverbrauch für batteriebetriebene Anwendungen und Konstruktionen mit niedrigem Stromverbrauch für praktische kontaktlose Anwendungen essenziell. In der breiten Palette an fortschrittlichen Kryptoalgorithmen sind zwar Konstrukte vorhanden, welche ein hohes Maß an Sicherheit, Integrität usw. bieten, allerdings wird dabei kaum Wert auf den Energie- und Stromverbrauch gelegt. Dies führt dazu, dass die meisten der aktuell verfügbaren kryptographischen Lösungen nur eingeschränkt für Anwendungen mit niedrigem Strom- und Energieverbrauch geeignet sind. Zusätzlich können sicherheitskritischen Geräte, welche von legitimen Benutzern verwendet und kontrolliert werden, in unsicheren Umgebungen zum Einsatz kommen. Genauer gesagt können Implementierungsangriffe, welche eine ernsthafte Bedrohung für verteilte Anwendungen darstellen, ein theoretisch robustes System in ein vollständig gebrochenes Setup verwandeln. Wie durch zahlreiche Seitenkanalangriffe (SCA) demonstriert, ist die Absicherung von ubiquitären Systemen eine unabdingbare und nicht triviale Aufgabe. Obwohl durch weitreichende Forschung bereits einige effiziente SCA Gegenmaßnahmen entwickelt und vorgestellt wurden, fokussiert sich nahezu keine dieser Maßnahmen auf den induzierten Strom- und Energieverbrauch. Zusammenfassend, die meisten kryptographischen Geräte erfüllen nicht den systemspezifischen Anspruch auf geringen Strom- und Energieverbrauch. Diese Aussage wird von den Ergebnissen unserer Vorstudie, in der wir die Latenz und den Stromverbrauch von SCA-geschützten Verschlüsselungsverfahren mit niedriger Latenz evaluiert haben, gestärkt. Somit wäre es von großem Vorteil sowohl kryptographische Primitiven als auch Schutzmechanismen, welche die Anforderung von niedrigem Strom- und Energieverbrauch betrachten, zu entwickeln. In diesem Projekt soll der Strom- und Energieverbrauch von Kryptoprimitiven und SCA-Gegenmaßnahmen auf ASICs praktisch untersucht und auf dessen Basis kryptographische Algorithmen sowie beweisbar sichere SCA-Gegenmaßnahmen konstruiert werden um den gegebenen Anforderungen von Systemen mit eingeschränktem Strom- und Energieverbrauch gerecht zu werden. Um die Herausforderung zu bewältigen ist ein interdisziplinärer Einsatz zwischen symmetrischer Kryptographie und kryptographischem Ingenieurwesen zwingend erforderlich.

Weitere Informationen: Projekt-Homepage.

ICRI-CARS INTEL RESEARCH INSTITUTE FOR COLLABORATIVE – AUTONOMOUS AND RESILIENT SYSTEMS (2017-2020)

“Collaborative Autonomous & Resilient Systems (CARS) steht für die Untersuchung von Sicherheit, Privatsphäre und Schutz autonomer Systeme, die miteinander zusammenarbeiten. Dazu zählen etwa Drohnen, selbstfahrende Fahrzeuge oder kollaborative Systeme in der industriellen Automatisierung.

CARS führen ein neues Computingmodell ein, welches sich von herkömmlichen Systemen wesentlich unterscheidet. Sie lernen, sich anzupassen und sich ohne oder nur mit geringer Kontrolle weiterzuentwickeln. Eine grundlegende Frage ist daher, welche Regeln und Prinzipien die Entwicklung von CARS leiten sollten. Bei natürlichen Lebensformen geschieht dies durch natürliche Selektion – eine zufällige Trial-and-Error-Methode, die im Laufe der Zeit dafür sorgt, dass nur die Stärksten überleben. Dieser Ansatz ist jedoch für künstliche Fahrzeuge möglicherweise nicht akzeptabel. Alternative Ansätze zur Steuerung der Entwicklung von CARS sind notwendig.

Das zentrale Forschungsziel ist die Sicherstellung des „Do no Harm“-Prinzips. Entsprechend stellen sich sicherheitsrelevante Fragen für mehrere Forschungsschwerpunkte:

Weitere Informationen unter: ICRI-CARS Webseite.

SYSKIT – ENTWICKLUNGSWERKZEUG FÜR DIE SICHERE KOMMUNIKATION IN DER INDUSTRIE 4.0 (2017-2020)

Im Projekt wird ein Entwicklungswerkzeug, genannt SysKit, realisiert. Mit diesem Werkzeug können sichere Kommunikationslösungen, die auf spezifische Industrie-4.0-Anwendungen zugeschnitten sind, sehr effizient konzipiert und implementiert werden. Auf der Basis einer Bibliothek aus Kommunikationsmodulen und weiteren abgesicherten Hardware- und Softwarekomponenten können mit SysKit Kommunikationssysteme optimiert und getestet werden. Dabei werden verschiedene Anforderungen wie z.B. Zuverlässigkeit, Echtzeitverhalten und Energieverbrauch berücksichtigt.

Für die Umsetzung der Kommunikationslösung werden im Vorhaben zudem neue sichere und angriffsresistente Kommunikationstechnologien erforscht und entwickelt. Dazu gehört auch die Mehrantennen-Funktechnologie, mit der Signale gebündelt in Richtung des Empfängers gesendet werden können. Ein Abhören der Signale wird dadurch deutlich erschwert. Durch eine dynamische Änderung der Kommunikationsparameter soll das System zudem robust gegenüber aktiven Signalstörungen sein. Neben der Sicherheit ist auch die Energieeffizienz in der Industrie 4.0 von entscheidender Bedeutung, da viele dort verwendete Komponenten über keine kontinuierliche Stromversorgung verfügen. Zu diesem Zweck sollen im Vorhaben Technologien der stromsparenden Lightweight-Kryptografie erforscht und umgesetzt werden.

Weitere Informationen unter: SysKit Webseite.

PROMETHEUS: PRIVACY PRESERVING POST-QUANTUM SYSTEMS FROM ADVANCED CRYPTOGRAPHIC MECHANISMS (2018-2022)

Kryptografische Protokolle, die den Schutz der Privatsphäre gewährleisten, ermöglichen es Benutzern, im täglichen Leben Online-Aktivitäten durchzuführen (z. B. Einkäufe, Reservierungen oder Wahlabstimmungen), ohne dass vertrauliche persönliche Informationen verloren gehen. Sie kombinieren in der Regel verschiedene Tools wie digitale Signaturen, homomorphe Verschlüsselung oder Zero-Knowledge Beweise. Zwar gibt es praktische Lösungen unter RSA- oder diskreten Logarithmusannahmen, doch sind diese anfällig für Angriffe durch Quantenalgorithmen, sodass funktionierende Quantencomputer sie sofort überflüssig machen würden.

Um dieser Bedrohung entgegenzuwirken, wird das PROMETHEUS-Projekt die Privatsphäre der Benutzer in der Post-Quanten-Welt verbessern, indem es eine vollständige Sammlung innovativer, effizienter und quantensicherer Kryptografietechniken bereitstellt, die an moderne Dienste angepasst sind. Es wird neue Bausteine in Bezug auf internationale Wettbewerbe und Standardisierungsprozesse sowie fortschrittliche Eigenschaften für das Design anspruchsvoller Protokolle bieten.

Weitere Informationen unter: PROMETHEUS Webseite.

VERISEC – COMPUTERGESTÜTZTE ERZEUGUNG UND VERIFIKATION VON MASKIERUNGEN IN KRYPTOGRAPHISCHEN IMPLEMENTIERUNGEN (2017-2019)

Maskierungen verwischen den Zusammenhang zwischen den realen, zu schützenden Daten und der vom Angreifer gemessenen Seitenkanal-Information. Dazu werden Zwischenergebnisse der kryptografischen Berechnungen mit einem geheimen Maskenwert randomisiert. Ziel des Verbundprojekts VeriSec ist die Konzeptionierung und Entwicklung von Software-Werkzeugen, die in der Lage sind, eine ungeschützte Implementierung automatisch mittels Maskierung zu schützen und eine gegebene Implementierung hinsichtlich möglicher Verwundbarkeiten automatisiert zu untersuchen. Im Gegensatz zu bekannten theoretischen Verfahren liegt im Projekt ein besonderer Fokus auf der praxisbezogenen Modellierung vorhandener Seitenkanäle durch konkrete Messungen.

Weitere Informationen unter: VeriSec Webseite.

NASCA: NANO-SCALE SEITENKANALANALYSE – PHYSIKALISCHE SICHERHEIT VON CMOS ICS DER NÄCHSTEM GENERATION (2016-2020)

Wir sind umgeben von einer stetig wachsenden Zahl Cyber-Physischer Systeme wie z.B.elektronische Bezahlsysteme/Mauterfassung, Verkehrsleitsysteme, sowie Smart Homes. Neben den Vorzügen dieser Entwicklung wandern immer mehr Geräte in die Hände von legitimen Nutzern die aber gleichzeitig auch potentielle Angreifer sind. Dies stellt ein großes Risiko zur Systemsicherheit dar, welches nicht allein durch Schwächen in kryptographischen Algorithmen begründet ist. Physikalische Angriffe wie Seitenkanal-Analysen(SCA), können theoretisch sichere Systeme in kürzester Zeit brechen. Der umfassende Schutz ubiquitärer Systeme ist daher zwingend notwendig gleichzeitig aber alles andere als trivial.Die SCA-Forschungsgemeinschaft hat in der Vergangenheit viele Gegenmaßnahmen gegen physikalische Angriffe entwickelt, die allerdings alle auf der Annahme beruhen das nur der dynamische Stromverbrauch maßgeblich ist. Mit der zunehmenden Miniaturisierung der Halbleiter-Prozesstechnologie gewinnt der statische Stromverbrauch aber zunehmend an Bedeutung und offenbart gefährliche Schwächen in aktuellen Gegenmaßnahmen. In Zukunft werden daher auch geschützte Systeme nicht den versprochenen Sicherheitslevel erreichen, da ihr Sicherheitsmodel statische Leckströme nicht einbezieht. Unsere Voruntersuchung zur Verwundbarkeit von FPGA Implementierung gegen Angriffe auf den statischen Stromverbrauch bestätigen diese Einschätzung. Es müssen daher Schutzmaßnahmen entwickelt werden welche sowohl den dynamischen als auch den statischen Stromverbrauch mit einschließen.Wir sind der festen Überzeugung dass dies gelingen kann, unter anderem durch die sorgfältige Analyse, Verbesserung, und Kombination der bisherigen bekannten Gegenmaßnahmen.In diesem Projekt werden wir Seitenkanal-Analysen auf den statischen Stromverbrauch von ASIC und FPGA Plattformen durchführen. Wir werden die Effizienz der bekannten Gegenmaßnahmen für kryptographische Primitiven wie AES analysieren unter besonderer Betrachtung der statischen Leckströme. Basierend auf den Ergebnissen werden wir dedizierte und beweisbar sichere Gegenmaßnahmen für die speziellen Anforderungen entwickeln und prototypisch sowohl auf FPGAs als auch ASICs realisieren. Dies erlaubt uns die Robustheit und Widerstandsfähigkeit der neu entwickelten Gegenmaßnahmen auch in der Praxis effektiv zu evaluieren.Ein interdisziplinäres Zusammenwirken der Gebiete Angewandte Kryptographie und kryptographisches Ingenieurwesen ist daher zwingend erforderlich um die anstehenden Herausforderungen zu meistern.Im Gegensatz zu unserem ganzheitlichem Ansatz behandelten vorherige Arbeiten lediglich Angriffe und Gegenmaßnahmen unter Berücksichtung des dynamischem Stromverbrauchs,verwendeten simple heuristische physische Sicherheitstechniken, sowie unzureichende theoretische Modelle welche nicht die speziellen Eigenschaften der Zielgeräte mit einbezogen. Tatsächlich wurde der statische Stromverbrauch als Seitenkanal bisher von der Forschungsgemeinde kaum bedacht.

Weitere Informationen: Projekt-Homepage.

NASCA: NANO-SCALE SEITENKANALANALYSE – PHYSIKALISCHE SICHERHEIT VON CMOS ICS DER NÄCHSTEM GENERATION (2016-2020)

Förderzeitraum: 2016 – 2020
Projekthomepage: www.projekt.de

Wir sind umgeben von einer stetig wachsenden Zahl Cyber-Physischer Systeme wie z.B.elektronische Bezahlsysteme/Mauterfassung, Verkehrsleitsysteme, sowie Smart Homes. Neben den Vorzügen dieser Entwicklung wandern immer mehr Geräte in die Hände von legitimen Nutzern die aber gleichzeitig auch potentielle Angreifer sind. Dies stellt ein großes Risiko zur Systemsicherheit dar, welches nicht allein durch Schwächen in kryptographischen Algorithmen begründet ist. Physikalische Angriffe wie Seitenkanal-Analysen(SCA), können theoretisch sichere Systeme in kürzester Zeit brechen. Der umfassende Schutz ubiquitärer Systeme ist daher zwingend notwendig gleichzeitig aber alles andere als trivial.Die SCA-Forschungsgemeinschaft hat in der Vergangenheit viele Gegenmaßnahmen gegen physikalische Angriffe entwickelt, die allerdings alle auf der Annahme beruhen das nur der dynamische Stromverbrauch maßgeblich ist. Mit der zunehmenden Miniaturisierung der Halbleiter-Prozesstechnologie gewinnt der statische Stromverbrauch aber zunehmend an Bedeutung und offenbart gefährliche Schwächen in aktuellen Gegenmaßnahmen. In Zukunft werden daher auch geschützte Systeme nicht den versprochenen Sicherheitslevel erreichen, da ihr Sicherheitsmodel statische Leckströme nicht einbezieht. Unsere Voruntersuchung zur Verwundbarkeit von FPGA Implementierung gegen Angriffe auf den statischen Stromverbrauch bestätigen diese Einschätzung. Es müssen daher Schutzmaßnahmen entwickelt werden welche sowohl den dynamischen als auch den statischen Stromverbrauch mit einschließen.Wir sind der festen Überzeugung dass dies gelingen kann, unter anderem durch die sorgfältige Analyse, Verbesserung, und Kombination der bisherigen bekannten Gegenmaßnahmen.In diesem Projekt werden wir Seitenkanal-Analysen auf den statischen Stromverbrauch von ASIC und FPGA Plattformen durchführen. Wir werden die Effizienz der bekannten Gegenmaßnahmen für kryptographische Primitiven wie AES analysieren unter besonderer Betrachtung der statischen Leckströme. Basierend auf den Ergebnissen werden wir dedizierte und beweisbar sichere Gegenmaßnahmen für die speziellen Anforderungen entwickeln und prototypisch sowohl auf FPGAs als auch ASICs realisieren. Dies erlaubt uns die Robustheit und Widerstandsfähigkeit der neu entwickelten Gegenmaßnahmen auch in der Praxis effektiv zu evaluieren.Ein interdisziplinäres Zusammenwirken der Gebiete Angewandte Kryptographie und kryptographisches Ingenieurwesen ist daher zwingend erforderlich um die anstehenden Herausforderungen zu meistern.Im Gegensatz zu unserem ganzheitlichem Ansatz behandelten vorherige Arbeiten lediglich Angriffe und Gegenmaßnahmen unter Berücksichtung des dynamischem Stromverbrauchs,verwendeten simple heuristische physische Sicherheitstechniken, sowie unzureichende theoretische Modelle welche nicht die speziellen Eigenschaften der Zielgeräte mit einbezogen. Tatsächlich wurde der statische Stromverbrauch als Seitenkanal bisher von der Forschungsgemeinde kaum bedacht. Weitere Informationen: Projekt-Homepage.