Das durch die DFG und die amerikanische NSF gefördert Projekt "SaTC: Core: Small: Demonstrating Practical Provable Side-channel Security" ist offiziell gestartet und wird über 3 Jahre gefördert. Das Projekt wird in Zusammenarbeit mit Prof. Dr. Patrick Schaumont vom WPI, Worcester, MA, USA durchgeführt.
Sichere Systeme basieren auf abstrakten Konzepten, wie geheimer Informationsverteilung und Isolation. In der Praxis werden diese Konzepte jedoch durch physikalische Nebeneffekte infrage gestellt. Denn jedes elektronische System, das Energie verbraucht, gibt unweigerlich messbare Nebensignale ab, beispielsweise durch minimale Unterschiede in der Rechenzeit (Timing), durch Stromverbrauch, elektromagnetischer Strahlung oder sogar Lichtemissionen. Diese Nebeneffekte können von Angreifern zur Entschlüsselung geheimer Daten genutzt werden.
Mit Hilfe von Probing-Modellen sollen die physischen Fähigkeiten eines Angreifers als auch die physikalischen Effekte der Seitenkanalleckage mathematisch erfasst werden, sodass diese Effekte bei der Entwicklung neuer Chips berücksichtigt werden können (secure-by-construction). Allerdings besteht auch hier eine erhebliche Lücke zwischen der Theorie der Probing-Modelle und der praktischen Umsetzung im sicheren Chipdesign.
Im Projekt „Demonstrating Practical Provable Side-channel security“ entwickelt das Team um Prof. Tim Güneysu vom Lehrstuhl Security Engineering in Kooperation mit Prof. Patrick Schaumont vom Worcester Polytechnic Institute (MA, USA) modernste Probing-Modelle, die physische Seitenkanalleckagen berücksichtigen. Dabei wird ein offener Testchip (FPGA) genutzt, um Probing-Modelle praktisch zu testen, validieren und zu verbessern. Daraus sollen nachweisbar sichere Designmethoden für Computerchips abgeleitet werden, um künftige Hardware wirklich von Beginn an sicher zu machen und vor Seitenkanalangriffen zu schützen.